大李的足迹

终于把GRE考完了，拖了有半年，这次还赶上毕设，抓狂啊，至于结果嘛，本人一向自我感觉良好，这次也不例外。

说几句废话：早上到考场，哇~塞！没见过那么多美女。。。（有点失态哈）接着笔考时发现一大哥整两罐红牛，就是不一样，亢奋的答了10分钟就交卷走人。

下午逛街遇到很囧的事——撞衫。。。我的曼联FIT啊，今年曼联双冠，特地去买的，第一回穿，结果撞衫了，还是个又矮又肥的老男人，穿起来跟暴发户一样，当时我那个汗呐~那个流啊。晚上看世界杯预选赛，还是那句话，看国足踢球，看央视春晚，一样的感觉，希望越大，失望越大，楼里的热血青年们都在喊“啊！加油！”都踢成这样了还加个鬼！后悔没有在家陪老爸老妈过端午阳，而是过了浑浑噩噩的一天。

回到新校区快一个月，某人告我说这里的生活很无聊，一直没发现，先是赶论文，后面又考G，幸运的是论文一遍过，就等答辩。

最近出现了点问题，睡眠问题，以前是起床困难户，现在一睁眼都到下午了，舍友说我这是在省钱，一天省两顿，我可没发现，这一顿比两顿加起来还多。。。

说起做毕设，必须提到一样东西——态度。我说的不是学生的态度，是指导老师的态度。以前不了解，后来某位同学被老师雷了，自信心受到打击，没了动力，我才发现某些老师关键时候放鸽子，很不爽，MD上个大学就为了最后遭老师白眼，我十分怀疑这位老师的职业道德，简直就是在做秀，而且是在最后快答辩的时候，恶心！我实在是想做些什么，因为确实很过分，但毕竟他们是老师，要尊重他们，只希望这些人不要再为难学生，我们同样需要获得尊重！

 

      补上一篇日志，早写好了没时间发。

 

      很久没有上来写东西，朕实在是太忙，有时间都睡觉了...... 大学最后三个月，很好，没有闲着，没有过上动物的生活，每天呆在实验室，跟着一帮牛人干活，不求风风火火，只求风平浪静。

      朕很高兴，同志们今年很努力，考研成绩都很牛X，一个个都是animal的分数，彪悍啊！看样子要超过清华线了，不愧是集成一届的。

      今天上来不是要和大家联络感情，朕想说说近来的学习心得，发些资料给大家。最近专注于Verilog代码，然后就上网搜，发现很多问题，尤其是对我们这类菜鸟而言，学习和交流环境太差了，动不动就要钱，这样不好。朕有了想法，自己搜集一些经典的资料发上来，和大家一起分享。由于还没有找到大容量的服务器上传，所以就先列出目录，如果哪位大虾想要可以留下Email，我会发给大家。(这些东西网上都有，就是下起来麻烦，感兴趣的朋友可以去EDACN论坛和驴上找找…)

 

Verilog ebook：

 

《Verilog数字系统设计教程(夏宇闻)》   

包括教程、PPT、例题源文件。一套很权威的东西，初学者受用。

 

《Altera FPGA/CPLD设计（基础篇）》| Altera_FPGA_CPLD(basic)

《Altera FPGA/CPLD设计（高级篇）》| Altera_FPGA_CPLD(advanced)

最近在钻研Quartus和FPGA，一直在找这两本书，很牛的论坛出的很牛的书，强烈推荐！

 

《Writing Testbenches--Functional Verification of HDL Models (Kluwer)》

一本讲Verilog test的书，Writing Testbenches系列第一版，英文的，很不错。

 

《Writing Testbenches--Using System Verilog》

同上，Writing Testbenches系列第三版。

 

《Verilog HDL 华为入门教程》

《华为硬件工程师手册_全》

《华为模拟电路设计》

《华为同步电路设计规范》

《华为小数分频》

一堆华为的东西，网上都说好~

 

《IEEE Std 1364-2001 IEEE standard Verilog hardware description language》

IEEE的Coding Style，都是正规写法。

 

《Verilog HDL--Guide to Digital Design & Synthesis, Second Edition》  

Verilog HDL数字设计与综合（第二版）的英文版。

 

《Advanced Digital Design with the Verilog HDL--M.D.Ciletti》

貌似也是一本好书，不过没仔细看。

 

《Clock Dividers Made Easy》

一本关于时序约束的书，ST公司的。

 

《Digital Logic Testing And Simulation》

数字逻辑测试与仿真，有讲原理，也有很多实例。

 

《FPGA设计指导手册电子版第一版》

EDACN上一位牛人收集的资料，泛泛的说。

 

《Freescale Verilog HDL Coding》

飞思卡尔的Coding Style，都是经验。

 

《My First FPGA Design Tutorial》

Altera官方的一个FPGA设计经验。

 

《The Verilog Golden Reference Guide》

《Verilog Golden黄金手册 中文版 周立功》

  一个英文，一个中文，讲的都是一样的东西。

 

《Verilog Quick Reference》

Verilog速查手册。

 

《从算法设计到硬件逻辑的实现（夏宇闻）》

 夏宇闻老师的书很受用，所以这里多多推荐。包括教程和练习手册。

 

《精通VerilogHDL语言编程（光盘文件）》

 一本Verilog实例。

 

 《Verilog HDL 程序设计教程（王金明）》

 地球人都知道的东西 ！

 

《Verilog HDL 代码编写风格（西电版）》

 朕母校的东西，当然要发，还是靳刚老师写的，难得的资料。

 

今天就发着这多，朕要休息了。

 

     又回519啦~~在522的两个礼拜很好,但还是决定回来,毕竟这是我三年努力经营的地方.说一下大家现在的情况,真的出乎我的意料:首先是杨北,俗话说士别三日当刮目相看尔("尔"是他自己加的-  -#),的确不一样了,都快要面试了,成熟了不少,看来假期的课没白上,他的前途是最好的;下一个是晓晨,还是那样悠哉悠哉,老早就羡慕了,生活有滋有味,永远没有多余时间;大哥,最稳重的人,稳重依然,都火烧眉毛了还是不改关心时事,服了;牟云雁,我的搞笑拍档,刻苦啊,虽然不考研,天天上自习,身体还是那么好,肌肉男!!今年最晚回来的是姚姚,他的发型给我视觉上的一惊,标准的扫把头,汗一个~但人倒势不倒,依就逍遥,每天在宿舍的时间寥寥无几,就连晚上还是在校园里飘啊飘啊,听说魂是被一个叫小强的同志勾走了,他也是我们宿舍里唯一一个要考研的,鼓励一下~猪头,不幸啊,说是得了神经炎,半身的皮肤都动不了,尤其是那张脸,肉笑皮不笑,崩溃了;剩下我们的冯庆了,可怜的孩子,六级没过,保不了研,又是国防生,前途比较暗淡,抓狂中,同情!我嘛,努力奋斗GRE,身边的人都改签了,我还在矜持着...XX真的很难,还是要挑战下,老天保佑我过啊!回头请你吃饭!不过你等着~~

     虽然开学只是一天,但是身边的人都不一样了,only一年,大家都在奋斗奋斗奋斗...熊猫、玉川、马超、国东、汤立奇等等我所有的朋友,记住啊,稳住,不要骚动,非常好!(借小宝老师一句话哈)

     未完,待续...

     晚上结课，约了何滇、陈奇去吃烤肉，又在德福巷饮酒畅谈，算是GRE班的结束吧，也就此告别了我热爱的新东方。聊了很多，不错，又结识了两个非常好的朋友，可能是大家志同道合，对身边的人和事都是同一种态度，感觉很亲切。回想大学三年，太多的人从我的生活中走进走出，仔细回味，与自己分享经历的人却寥寥无几，马超、汤立奇算是为数不多能理解我的朋友，有他们陪伴我已经很满足了。临别之际，滇鼓励我要为自己的将来努力，我很感动。

     这是一个终点，也是一个起点，后面的路会很难，我准备好了去面对，悲欢离合都经历过了，剩下的只有去奋斗。永远祝福身边的人，记住你们的微笑，不要放弃，珍惜身边的一点一滴，成功已离我们不远。